Diseño e implementación de un temporizador para un sistema en chip (SOC) en lenguaje Verilog

Mostrar el registro sencillo del ítem

dc.contributor.advisor Baca Wiesse, Luis Enrique
dc.contributor.author Cueva Mamani, Jose Luis
dc.date.accessioned 2019-05-29T15:02:22Z
dc.date.available 2019-05-29T15:02:22Z
dc.date.issued 2018-12-28
dc.identifier.uri http://repositorio.unap.edu.pe/handle/UNAP/10493
dc.description.abstract La temporización electrónica digital ha sido usada para tareas de control de tiempo desde la invención de los circuitos integrados, existen temporizadores individuales encapsulados en un único chip, otros son incluidos dentro de sistemas mayores, el estudio de esta investigación es diseñar un módulo temporizador para formar parte de un sistema en chip (SOC). Estos sistemas en chip son muy comunes en el mercado de la informática móvil, control de vehículos e internet de las cosas (IoT), debido a su bajo costo, función específica y en general bajo consumo de energía, construidos alrededor de un microprocesador junto a otros periféricos. En este trabajo se hace el diseño del temporizador digital para generar y tratar diferentes eventos relacionados con el tiempo que incluye también generación de señales PWM (modulación por amplitud de pulso), las aplicaciones de este dispositivo son: generación de señales de tiempo (Triggers) para inicio de conversiones analógico/digitales en un ADC, circuito de protección Watch Dog (perro guardián), inicio de secuencias de transmisión de datos UART (Comunicación serial), conteo de eventos en los puertos de entrada de un SoC, temporización para despertador de modo de bajo consumo en un microcontrolador, generación de señal PWM, este temporizador incluye una hoja de características como fuente de datos para que pueda ser usado e integrado correctamente dentro de un sistema en chip (SOC) junto con otros componentes. Este documento contiene las características de funcionamiento del temporizador descritos en capítulos posteriores, Se cuenta también con las pruebas respectivas con el software NCSIM de Cadence y a nivel de hardware en un FPGA DE2-115 Altera. es_PE
dc.description.uri Tesis es_PE
dc.format application/pdf es_PE
dc.language.iso spa es_PE
dc.publisher Universidad Nacional del Altiplano es_PE
dc.rights info:eu-repo/semantics/openAccess es_PE
dc.rights.uri https://creativecommons.org/licenses/by-nc-nd/4.0/pe/ es_PE
dc.source Universidad Nacional del Altiplano es_PE
dc.source Repositorio Institucional - UNAP es_PE
dc.subject Microelectrónica es_PE
dc.subject Diseño de temporalizador es_PE
dc.title Diseño e implementación de un temporizador para un sistema en chip (SOC) en lenguaje Verilog es_PE
dc.type info:eu-repo/semantics/bachelorThesis es_PE
thesis.degree.name Ingeniero Electrónico es_PE
thesis.degree.discipline Ingeniería Electrónica es_PE
thesis.degree.grantor Universidad Nacional del Altiplano : Facultad de Ingeniería Mecánica Eléctrica, Electrónica y Sistemas es_PE
thesis.degree.level Título Profesional es_PE


Ficheros en el ítem

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem

info:eu-repo/semantics/openAccess Excepto si se señala otra cosa, la licencia del ítem se describe como info:eu-repo/semantics/openAccess

Buscar en DSpace


Listar

Mi cuenta

Estadísticas